专利摘要:
高速度スイッチング応用のためのダイオード1は第1の主面21とその第1の主面21と反対側の第2の主面22とを有する第1の導電型の第1の層2と、第2の主面22上に位置される第2の導電型の第2の層3と、第1の層2よりも高いドーピング濃度を有する第1の導電型の複数の第1のゾーン4と、第2の導電型の複数の第2のゾーン5とを具備し、それらの両ゾーンは第1の主面21上で交互に配置されている。第1の金属層6はゾーンのその面上の第1及び第2のゾーン4、5の上に配置され、第1の層2と反対側に存在し、第2の金属層7は第2の層3のその面上の第2の層3の上に配置され、第1の層2と反対側に存在する。第1の層2は、第1の層2の第1の主面部により形成される第1のサブ層23と、第1の層2の第2の主面部により形成される第2のサブ層24とを具備している。第1の導電型の第3の層8は第1と前記第2のサブ層23、24の間に構成される。この第3の層(8)は前記第1の層2よりも高いドーピング濃度及び前記第1のゾーン4よりも低いドーピング濃度を有する。
公开号:JP2011507301A
申请号:JP2010538763
申请日:2008-12-19
公开日:2011-03-03
发明作者:コプタ、アルノスト;ニストール、イウリアン;ビクストレーム、トビアス
申请人:アーベーベー・テヒノロギー・アーゲー;
IPC主号:H01L29-861
专利说明:

[0001] 本発明はパワーエレクトロニクスの分野に関し、特にダイオードおよびこのようなダイオードの製造方法に関する。]
背景技術

[0002] 従来技術のダイオードは、第1の主面とその第1の主面と反対側の第2の主面とを有する第1のnドープ層を具備している。第2の主面では、第2のpドープ層が配置され、pドープ層の上部には陽極として機能する金属層が配置されている。第1の主面では、高い(n+)ドープのバッファ層が設けられている。陰極の形態の第1の金属層はバッファ層の上部に設けられている。図4と5はこのような従来技術のダイオードのスナッピーターンオフ効果を示している。図4はターンオフ期間中に生じる過電圧を示しており、図5は過電流を示している。このような過電圧及び電流/電圧発振は、これらがダイオードの損傷および破壊につながりかねないので、パワーエレクトロニクスシステムの通常の動作では避けられるべきである。] 図4 図5
[0003] 前述のダイオードに対する改良はDE 36 31 136 A1に記載されている。この特許明細書では、高電流で使用されるための高速度スイッチング整流ダイオードが示されている。このダイオードは第1の主面21とその第1の主面21と反対側の第2の主面22とを有する第1のnドープ層2を具備している。第2の主面22では、第2のpドープ層3が設けられ、そのpドープ層3の上部には陽極として機能する金属層が設けられている。第1の主面21では、高(n+)ドープのバッファ層81が配置されている。第1の層と反対側のバッファ層81のその面上には、第1の層2よりも高いドーピング濃度を有する複数の第1の(n++)ドープゾーン4と、複数の第2の(p+)ドープゾーン5が交互に配置されている。全てのp+ゾーンの領域は完全な領域の5%である。バッファ層81のドーピング濃度は全阻止電圧における空間電荷領域が(p+)ドープされた第2のゾーン5に近接して延在するようにされている。]
[0004] 第1及び第2のゾーン4、5は陰極の形態の第1の金属層6により相互に接触され、その金属層は第1及び第2のゾーン4、5の上部、即ちバッファ層81と反対側の面上に配置されている。第2の層3の上部には第2の金属層7が配置され、これは陽極の機能を有する。]
[0005] 図6および7はDE 36 31 136 A1に記載されているように従来技術の6kVの電圧についてのターンオフ期間中の電圧及び電流を示しており、これは前述したように(両図面の円形符合により示されている)複数の第2の(p+)ドープゾーン5を具備している。このダイオードはこのような第2の(p+)ドープゾーンのないダイオードに対して図4および5に示されているような過電圧または過電流を示していない。] 図4 図6
[0006] しかしながら、DE 36 31 136 A1に記載されているダイオードのようなダイオードの欠点はターンオフプロセス中に、空間電荷領域がp+ドープ領域に近接して延在することである。このようにして、ダイオード本体からp+領域の表面上の陰極方向への電子の側方流は非常に狭いチャンネルに限定される。チャンネルの抵抗は空間電荷領域が陰極方向に膨張し続けるにつれて増加し、側方電圧の低下はしたがって増加する。逆方向の回復電流が最大値に到達した時、第2の(p+)ドープゾーンはホールを注入し始める。電流にしたがって、このプロセスはダイオードの早期の破壊につながりかねない。図3はスナップオフ状態における通常のターンオフプロセス(高い電圧、低電流、高いdi/dt、大きい漂遊、測定結果は図3の菱形符合)と、それに類似の状態であるが高い電流における第2のターンオフプロセス(測定結果は図3の方形符合)間の比較を示している。これらの測定(図3)に使用されるダイオード設計は図1に概略的に示されているようにDE 36 31 136による従来技術のダイオードのような種類である。第2のケースでは、即ち高い電流については、前述の機構を通るホールの強力な注入のために、電流はゼロに戻らず、ダイオードは過熱により破壊される。IGCT(集積ゲート整流サイリスタ)またはIGBT(絶縁ゲートバイポーラトランジスタ)についてのパワーエレクトロニクススイッチに関係する全ての回路技術では、ダイオードはフリーホイーリング装置として臨界的な役目を行う。図2はIGCT12スイッチとクランプ回路を含む簡単化された回路を示している。フリーホイーリングダイオード11はIGCT12がオフに切り換えられるとき負荷電流のパスを生成するために使用される。IGCT12がオンに切換えられるとき、ダイオードは逆バイアスされ、「逆回復」と呼ばれるプロセスを受ける。これらのスイッチング装置のターンオン能力はフリーホイーリングダイオードにより制限される。それ故、高い電圧と高い回復性能との両者を有する新しいダイオードが高電力応用で所望される。] 図1 図2 図3
[0007] 回復プロセス期間中に、導通状態でダイオードをフラッディングした可動電荷キャリアは数kV程の高さの可能性があるDCリンク電圧VDCに対して除去されなければならない。この電荷が過度に大きいならば、高い逆電流が高いDCリンク電圧に対してダイオードを通って流れる。これはダイオードの損失を増加し、発生された熱が冷却システムにより除去されることができないならば装置は故障する。他方で、可動電荷量が非常に小さいならば、逆電流はスナップされる。後続する単位時間当たりの電流変化の大きな勾配はシステムに危険な過電圧と付加的な電磁雑音を誘起する可能性がある。それ故、ダイオードは低いトレードオフ損失とスナッピーとの妥協で設計されなければならない。非常に高い電圧(例えば10kV)に対してダイオードのスナップはさらに一層臨界的になる。このようなダイオードは最小の損失と受け入れ可能な宇宙線の定格しか必要とせず、これらは他方でスナッピー動作につながる。]
[0008] DE 36 31 136 A1では、第2の(p+)ドープされたゾーン5の前面のnドープはさらに高く、それによって抵抗は小さくなる。それ故、高い注入効率を有するために、第2(p+)ドープされたゾーン5はさらに大きく作られなければならない。しかしながらそうすることによって、ダイオードのアクチブ領域、即ち第1の(n++)ドープされたゾーン4が構成されている領域は小さくなり、漏洩電流もまた不所望に増加する。]
[0009] 米国特許出願第2000/0286753 A1号明細書には高いドーピングを有する内部バッファ層と、内部バッファ層に隣接して構成され第1の層のドーピングよりは依然として高いが、低いドーピングを有する外部バッファ層とを備えたダイオードが記載されている。小さい電流勾配を実現するために大きな電荷タンクが必要とされる。このような大きい電流タンクは従来技術のダイオードでは利用可能な付加的な注入が存在しないので必要である。このような大きいタンクは深いイオン注入によってのみ実現されることができ、そのため高いイオン注入エネルギが使用される。しかしながらこのような高いエネルギは装置の構造に悪影響を有する。さらに内部バッファ層の高いドーピングのために、装置の阻止能力が不所望に減少される。]
[0010] 本発明の目的は、電荷キャリアをダイオード領域に注入することにおいて改良された制御を可能にし、大きな活性ダイオード領域をもちながら注入効率の強化された効果を有する高速度スイッチング応用のためのダイオードを提供し、このような装置の製造方法を提供することである。]
[0011] この目的は請求項1によるダイオードと、請求項6と8によるこのようなダイオードの製造方法によって達成されることができる。]
[0012] 本発明の導電体は、第1の主面と第1の主面と反対側の第2の主面とを有する第1の導電型の第1の層と、第2の主面上に配置されている第2の導電型の第2の層と、第1の層よりも高いドーピング濃度を有する第1の導電型の複数の第1のゾーンと、第2の導電型の複数の第2のゾーンとを具備し、それらの両ゾーンは第1の主面上で交互に配置されている。ダイオードはさらに第1及び第2の金属層を具備し、第1の金属層は第1の層と反対側の第1及び第2のゾーンの上部に配置され、第2の金属層は第2の層の第1の層と反対側に設けられている。第1の層は第1の層の第1の主面部により形成されている第1のサブ層と、第1の層の第2の主面部により形成される第2のサブ層とを具備している。第1及び第2のサブ層の間には第1の層よりも高いドーピング濃度及び第1のゾーンよりも低いドーピング濃度で、第1の導電型の第3の層が配置されている。]
[0013] 図6および7はターンオフプロセスが過電圧または過電流のようなアーティファクトがない状態になる6dVの電圧における本発明のダイオードについて示している。ターンオフプロセスの最終段の電流はゆっくりと減少し、第2(p+)のドープされたゾーンからのホールの注入によりサポートされる。本発明のダイオード設計はいわゆる自己スイッチングクランピングモードを提供し、ここではターンオフプロセス期間中の電圧は外部の電気部品を使用せずに一定の電圧に維持される。本発明のダイオード設計のさらに別の利点は減少されたターンオフエネルギである。ここで提示された結果では、ターンオフエネルギの減少は標準的なバッファ構造では4.2Jの値から約25%である。] 図6
[0014] 本発明のダイオードは従来技術の装置よりもダイオードのスイッチオフ期間中のスナップオフ効果に敏感ではなく、低いトレードオフ損失を有する。]
[0015] 本発明のダイオードは第3の層8から電荷タンクを有し、付加的に電荷キャリアが第2(p+)のドープゾーン5から注入されるので、電流の勾配が改良される。したがって第2(p+)ドープゾーン5は小さく維持されることができ、第3の層の浅いイオン注入は第3の層からの所望の電荷タンクを実現するのに十分であり、それによって本発明の装置は改良された高い阻止電圧を有する。イオン注入の深さは同じエネルギクラスの装置について米国特許出願第2006/0286753 A1に記載されているような従来技術の装置の例よりも非常に低く維持されることができる。さらに浅いイオン注入についての注入エネルギは比較的小さい(例えば約1MeV)ので、結晶組織に不所望な影響は生じない。]
[0016] さらに、本発明のダイオードでは、例えばDE 36 31 136 A1の装置と比較して第2(p+)ドープゾーン5の正面にさらに低いnドーピングが存在し、したがって抵抗は有効に増加される。]
[0017] 本発明のダイオードはIGCT(集積ゲート整流サイリスタ)またはIGBT(絶縁ゲートバイポーラトランジスタ)応用においてフリーホイーリングダイオードとして有効に使用されることができる。]
[0018] さらに好ましい変形及び実施形態が従属の特許請求項に開示されている。]
図面の簡単な説明

[0019] 第1(n++)のゾーン及び第2(p+)のドープゾーンを有する従来技術の整流ダイオードを示す図である。
IGCTスイッチおよびフリーホイーリングダイオードの従来技術の回路を示す図である。
整流器が低電流で完全にオフ切換えできない場合の、第2(p+)のドープゾーンを有する従来技術の整流ダイオードのスナップオフ状態下におけるターンオフプロセス期間中の電流波形を示す図である。
第2(p+)のドープゾーンのない従来技術のダイオードのスナップオフ状態下におけるターンオフプロセス期間中の電圧波形を示す図である。
第2(p+)のドープゾーンのない標準的なダイオードのスナップオフ状態下におけるターンオフプロセス期間中の電流波形を示す図である。
両者とも第2(p+)のドープゾーンを有する従来技術のダイオードおよび本発明のダイオードのスナップオフ状態下におけるターンオフプロセス期間中の電圧波形の比較図である。
両者とも第2(p+)のドープゾーンを有する従来技術のダイオードおよび本発明のダイオードのスナップオフ状態下におけるターンオフプロセス期間中の電流波形の比較図である。
本発明によるダイオードの1実施形態を示す図である。
本発明のダイオードを製造するための第1の製造ステップを示す図である。
本発明のダイオードを製造するためのさらに別の製造ステップを示す図である。
本発明のダイオードを製造するためのさらに別の製造ステップを示す図である。
本発明のダイオードを製造するためのさらに別の製造ステップを示す図である。
本発明のダイオードを製造するためのさらに別の製造ステップを示す図である。
本発明のダイオードを製造するためのさらに別の製造ステップを示す図である。
本発明のダイオードを製造するためのさらに別の製造ステップを示す図である。
本発明のダイオードを製造するためのさらに別の製造ステップを示す図である。
本発明のダイオードを製造するためのさらに別の製造ステップを示す図である。
本発明のダイオードを製造するためのさらに別の製造ステップを示す図である。
本発明のダイオードを製造するためのさらに別の製造ステップを示す図である。
本発明のダイオードを製造するためのさらに別の製造ステップを示す図である。
本発明のダイオードを製造するためのさらに別の製造ステップを示す図である。]
実施例

[0020] 本発明の主題を添付図面を参照して以下のテキストでさらに詳細に説明する。
図面において使用されている参照符合及びそれらの意味は参照符合のリストに要約されている。通常、類似又は類似に機能する部分には同じ参照符合が与えられている。説明されている実施形態は例として記載されたものであり、本発明を限定するものではない。]
[0021] さらに説明はn型である第1の導電型とp型である第2の導電型とにより行われているが、代わりに導電型が逆であってもよい。]
[0022] 図2は、第1の主面21と第1の主面21と反対側の第2の主面22を有する第1の導電型、即ちn型の第1の層2を具備している本発明のフリーホイーリングダイオード1を示している。第2のp型ドープ層3は第2の主面22上に配置されている。第2の金属層7は第2の層3上に、即ち第2の層3の第1の層2と反対側の表面に位置している。第1の主面21上には、第1の層2よりも高いドーピング濃度を有する複数の第1(n++)のドープゾーン4と、複数の第2(p+)ドープゾーン5とが交互に配置されている。第1の金属層6は第1及び第2のゾーン4、5の上部の第1の層と反対側の表面上に存在する。第1の層2は2つのサブ層23、24を具備している。第1のサブ層23は第1の層2の第1の主面部により構成されている。このサブ層は第1の層2の第1の主面21を具備し、これは第1及び第2のゾーン4、5と近接及び接触して構成される。第2のサブ層24は第1の層2の第2の主面部により形成される。この第2のサブ層24は第2の主面22を具備し、これは第2の層3と隣接して接触して構成される。第3(n+)のドープ層8は第1の層2よりも高いドーピング濃度を有し第1のゾーン4よりも低いドーピング濃度を有する。深いバッファ層の形態の第3の層8は第2の主面22よりも第1の主面21に近く構成されている。] 図2
[0023] 好ましい実施形態では、全ての第2(p+)ドープゾーン5の領域は全域の10%を超える。]
[0024] 別の好ましい実施形態では、第3の層8は第1及び第2のゾーン4、5の上部から、即ちゾーン4、5と20乃至50μmの第1の金属層6との間のインターフェースからある深さに配置される。第3の層8のドーピング濃度は好ましくは1015乃至1017/cm2の範囲である。]
[0025] 別の好ましい実施形態では、第2のゾーン5は50μmと400μmの間の範囲の直径を有する。好ましくは第2のゾーン5の厚さは2μmと20μmの間の範囲にあり、および/またはドーピング濃度は1017乃至1019/cm2の範囲にある。]
[0026] 別の好ましい実施形態では、ダイオード1はIGCT(集積ゲート整流サイリスタ)またはIGBT(絶縁ゲートバイポーラトランジスタ)応用においてフリーホイーリングダイオードとして使用される。]
[0027] ダイオードは以下のステップを有する以下の製造方法により製造されることができる。n型ウエハ20には第1の表面201と、その第1の表面201と反対側の第2の表面202が設けられている(図9)。pn接合を製造するため、ウエハ20の第2の表面202上には、第2のp型層3が第1のイオン注入の最新技術のプロセスと、それに続く高温の拡散処理によって生成される(図10)。その後第1のイオンが所望の深さまでウエハ20中へ送り込まれる。これは典型的に数時間1000−1400℃までウエハを加熱することにより行われる。第4のn型層51は第2のゾーンの製造のために第2のイオンをウエハ20へ注入することにより製造される(図11)。好ましくはホウ素および/またはアルミニウムが第1のイオンとして使用され、燐が第2のイオンとして使用される。その後第2のイオンは高温で拡散によりウエハ中へ送り込まれる。その後、マスク層52が生成される(図12)。これは典型的に第1の表面201上の第4の層51にフォトレジスト層を設け、その後マスク層52をその層に生成することにより行われる。第4の層51の第1のn型のゾーン4は例えば化学プロセスによっておよび低温でのドープ剤のドライブインプロセスによってマスク層52を通して生成される(図13)。第1のゾーン4が生成されない第4の層51の部分は第2のゾーン5を形成する。マスク層52は除去され(図14)、その後典型的な金属化プロセスがウエハの両面上で行われ、それによって第1の表面201上に陰極として第1の金属層6を、第2の表面202上に陽極として第2の金属層7を生成する(図15)。エッジの終端は装置の電圧阻止能力を改良するために作られる。その後、ウエハ20は第1の表面201から第3の層8を製造するため第3のタイプのイオンで照射され(図16;図面中の矢印により表わされている)、アニールされる(図17)。好ましくは第3のタイプのイオンは陽子である。イオンのエネルギ及び密度は第3の層8の所望の深さおよびドーズ濃度が実現されるように選択される。アニール温度は所望されるnドープ剤の濃度が第3の層8で得られるように選択される。さらに別のステップでは、ダイオード1は装置のターンオフ損失をさらに減少するために層地全体にわたって電子で照射されることができる(図18;図面中の矢印により表わされている)。] 図10 図11 図12 図13 図14 図15 図16 図17 図18 図9
[0028] 代わりに、以下の製造方法が使用されることができる。n型のウエハ20には第1の表面201とその第1の表面201と反対側の第2の表面202が設けられている(図19)。ウエハ20は完成されたダイオード1中に第1のサブ層23を形成する。ウエハ20よりも高いドーピングを有する第3のn型の層8はウエハ20の第1の表面201上にエピタキシャルに成長される(図20)。この層の厚さは好ましくは5乃至20μmである。その後第5の層241も典型的には厚さ100μm未満で第1のサブ層23と反対側の表面上に第3の層8上にエピタキシャルに成長される(図21)。その後の製造段において第1及び第2のゾーン4、5の生成によりドーピングで修正されない第5の層241の部分は完成されたダイオード1中に第1のサブ層23を形成する。第5の層241の生成後、第1及び第2のゾーン4、5は前述したように第5の層241中に生成される。第2の層3、第1及び第2の金属層6、7も前述したように生成され、電子照射も同じ方法で行われることができる。] 図19 図20 図21
[0029] 1…ダイオード、2…第1の層、3…第2の層、4…第1のゾーン、5…第2のゾーン、6…第1の金属層、7…第2の金属層、8…第3の層、9…陽極、10…陰極、20…ウエハ、21…第1の主面、22…第2の主面、23…第1のサブ層、24…第2のサブ層、51…第4の層、52…マスキング層、201…第1の表面、202…第2の表面、241…第5の層。]
权利要求:

請求項1
第1の主面(21)と前記第1の主面(21)と反対側の第2の主面(22)とを有する第1の導電型の第1の層(2)と、前記第2の主面(22)上に配置されている第2の導電型の第2の層(3)と、第1の層(2)よりも高いドーピング濃度を有する前記第1の導電型の複数の第1のゾーン(4)と、前記第2の導電型の複数の第2のゾーン(5)とを具備し、それらの両ゾーンは前記第1の主面(21)上で交互に配置されており、さらに、第1の金属層(6)及び第2の金属層(7)を具備し、前記第1の金属層(6)は前記第1及び第2のゾーン(4、5)の上面に配置され、前記第2の金属層(7)は前記第2の層(3)の前記第1の層(2)と反対側の面上に配置されているダイオード(1)において、前記第1の層(2)は、前記第1の層(2)の前記第1の主面部により形成される第1のサブ層(23)と、前記第1の層(2)の前記第2の主面部により形成される第2のサブ層(24)と、前記第1と前記第2のサブ層(23、24)の間に構成され、前記第1の層(2)よりも高いドーピング濃度で前記第1のゾーン(4)よりも低いドーピング濃度を有する前記第1の導電型の第3の層(8)を具備していることを特徴とするダイオード(1)。
請求項2
前記第3の層(8)は前記第1及び第2のゾーン(4、5)の上部から20乃至50μmの深さに構成され、および/または前記第3の層(8)は1015乃至1017/cm2の範囲のドーピング濃度を有していることを特徴とする請求項1記載のダイオード(1)。
請求項3
前記第2のゾーン(5)は50μmと400μmの間の範囲の直径、および/または2μm乃至20μmの範囲の厚さ、および/または1017乃至1019/cm2の範囲のドーピング濃度を有していることを特徴とする請求項1又は2記載のダイオード(1)。
請求項4
前記第1のゾーン(4)は50μm乃至400μmの範囲の直径、および/または2μm乃至20μmの範囲の厚さ、および/または1017乃至1019/cm2の範囲のドーピング濃度を有していることを特徴とする請求項1乃至3のいずれか1項記載のダイオード(1)。
請求項5
請求項1乃至4のいずれか1項記載のフリーホイーリングダイオードとしてのダイオード(1)を備えている集積ゲート整流サイリスタまたは絶縁ゲートバイポーラトランジスタ。
請求項6
前記第1の導電型のウエハ(20)が与えられ、第2の層(3)が第1のイオンを前記ウエハ(20)に注入することにより生成され、その後前記第1のイオンがウエハ(20)へ駆動され、前記第2のゾーン(5)を製造するための第4の層(51)が第2のイオンを前記ウエハ(20)へ注入することにより生成され、その後、前記第2のイオンを前記ウエハ(20)へ駆動され、その後、マスキング層(52)が前記第4の層(51)に形成され、その後、前記第1のゾーン(52)が前記マスキング層(52)を通して前記第4の層(51)に生成され、第1のゾーン(4)が生成されない前記第4の層(51)の部分は前記第2のゾーン(5)を形成し、その後、ウエハ(20)が前記第3の層(8)を製造するために第3のイオンで照射され、その後、前記第3のイオンがアニールされ、前記第1の金属層(6)と前記第2の金属層(7)が任意の適切な製造ステップで生成される製造ステップを含んでいる請求項1乃至4のいずれか1項記載のダイオード(1)の製造方法。
請求項7
前記第1のタイプのイオンは硼素および/またはアルミニウムであり、前記第2のタイプのイオンは燐であり、および/または前記第3のタイプのイオンは陽子であることを特徴とする請求項6記載のダイオードの製造方法。
請求項8
前記第1の導電型のウエハ(20)は第1の表面(201)とこの第1の表面(201)と反対側の第2の表面(202)を有し、前記第3の層(8)は前記第1の表面(201)上でエピタキシャルに成長され、その後、前記第5の層(241)が前記第3の層(8)上に成長され、その第5の層(241)の一部が完成されたダイオード(1)で第2のサブ層(24)を形成し、その後、前記第1及び第2のゾーン(4、5)が前記第5の層(241)中に生成される製造ステップを含んでいる請求項1乃至4のいずれか1項記載のダイオードの製造方法
請求項9
全ての層の生成後、前記ダイオード(1)全体は電子で照射されることを特徴とする請求項6乃至8のいずれか1項記載のダイオード(1)の製造方法。
类似技术:
公开号 | 公开日 | 专利标题
JP5900521B2|2016-04-06|半導体装置
US9685446B2|2017-06-20|Method of manufacturing a semiconductor device
US8367532B2|2013-02-05|Semiconductor device and fabrication method
JP5365009B2|2013-12-11|半導体装置およびその製造方法
US8178411B2|2012-05-15|Method for producing a stop zone in a semiconductor body and semiconductor component having a stop zone
JP5787853B2|2015-09-30|電力用半導体装置
US7233031B2|2007-06-19|Vertical power semiconductor component
US7470952B2|2008-12-30|Power IGBT with increased robustness
US7400017B2|2008-07-15|Reverse conducting semiconductor device and a fabrication method thereof
US7952143B2|2011-05-31|Semiconductor device having IGBT and diode
JP5925991B2|2016-05-25|半導体装置
US7518197B2|2009-04-14|Power semiconductor device
US8933506B2|2015-01-13|Diode structures with controlled injection efficiency for fast switching
US7696600B2|2010-04-13|IGBT device and related device having robustness under extreme conditions
US7705398B2|2010-04-27|Semiconductor device preventing recovery breakdown and manufacturing method thereof
US7749876B2|2010-07-06|Method for the production of a buried stop zone in a semiconductor component and semiconductor component comprising a buried stop zone
JP5725083B2|2015-05-27|半導体装置
JP6028852B2|2016-11-24|Semiconductor device
US10204979B2|2019-02-12|Semiconductor device and method of manufacturing the same
JP4539011B2|2010-09-08|半導体装置
JP5059025B2|2012-10-24|超高速リカバリダイオード
JP6145066B2|2017-06-07|半導体素子構造を製造する方法
TWI637527B|2018-10-01|半導體裝置及其製造方法
US7538412B2|2009-05-26|Semiconductor device with a field stop zone
JP6311723B2|2018-04-18|半導体装置および半導体装置の製造方法
同族专利:
公开号 | 公开日
EP2223342A1|2010-09-01|
US20100301384A1|2010-12-02|
CN101952969A|2011-01-19|
WO2009077566A1|2009-06-25|
EP2073274A1|2009-06-24|
WO2009077619A1|2009-06-25|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
法律状态:
2011-09-23| A621| Written request for application examination|Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110922 |
2013-06-27| A977| Report on retrieval|Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130627 |
2013-07-03| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
2013-11-27| A02| Decision of refusal|Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131126 |
优先权:
申请号 | 申请日 | 专利标题
[返回顶部]